
摘要
南皇电子专注于整合中国优质电子AD代理国内领先的现货资源,提供合理的行业价格、战略备货、快速交付控制AD芯片供应商,轻松满足您的需求AD芯片采购需求.(http://www.icbuyshop.com/)
生成数字波束成形相控阵LO,通常考虑的实现方法是将常用的基准频率分配到分布在天线阵列中的一系列锁相环中。对于这些分布式锁相环,文献中没有充分记录评估组合相位噪声性能的方法。
在分布式系统中,共同噪声源是相关的,如果分布式噪声源不相关,则在RF当信号组合减少时。可以直观地评估系统中的大部分组件。对于锁相环,环路中的每个组件都有相关的噪声传递函数,其贡献是控制环路和任何频率转换函数。这将增加组合相位噪声输出的复杂性。基于已知的锁相环建模方法和对相关和不相关贡献因素的评价,提出了分布式跟踪不同频率偏移PLL贡献的方法。
简介
对于任何无线电系统,当地振荡器都需要为接收器和激励器精心设计(LO)实现生成的方法。随着数字波束在相控阵天线系统中的不断普及,需要在大量分布式接收器和激励器中分配LO信号和基准频率使设计更加复杂。
在系统架构层面需要权衡的因素包括分配所需的LO在使用点附近的物理位置产生频率或使用点附近的物理位置所需的频率基准LO。通过锁相环从当地产生LO这是一个高度集成的现成选项。下一个挑战是评估各种分布式组件和集中式组件的系统级相位噪声。
采用分布式锁相环的系统。常用基准频率被分配至多个锁相环,各产生一个输出频率。图1a中的LO假设输出为图1b的混频器的LO输入。

图1.分布式锁相环系统。每个振荡器都被锁在一个共同的参考振荡器上。从1到NLO所有信号都应用于相控阵中显示的混频器LO端口上。
系统设计师面临的挑战之一是跟踪分布式系统的噪声贡献,了解相关和不相关的噪声源,并估计整个系统噪声。由于噪声传递函数是锁环中的频率转换和环路带宽设置的函数,因此在锁环中变得更加严重。
动机:组合锁相环测量示例
图2显示了组合锁相环的测量示例。这些数据来自多个数据ADRV9009收发器的发射输出。图为单个IC、两个组合IC和四个组合IC的情况。对于这个数据集,在IC组合后,可以看到明显的10logN改进。为了达到这个结果,需要采用一个低噪声晶体振荡器参考源。下一节建模的动机是推导出一种计算在大型阵列中有许多分布式收发器的方法,更广泛地说,这种测量结果将如何在任何具有分布式锁相环的架构中改变。

图2.两组锁相环的相位噪声测量
锁相环模型
锁相环中的噪声建模有足够的文档记录。1-5图3显示输出相位噪声图。在这类图中,设计师可以快速评估环中各部件的噪声贡献,这些贡献可以通过累积来确定整体噪声性能。模型参数设置为代表图2所示的数据,源振荡器用于估计大量的噪声IC相位噪声组合在一起。
要检验分布式锁相环的效果,首先要从PLL模型导出参考贡献和其余PLL组件贡献。

图3。典型的锁相环相位噪声分析显示了所有组件的噪声贡献。总噪声是所有贡献因素的总和。
将已知的PLL模型扩展为分布式PLL模型
下面将介绍多个分布式锁相环系统计算组合相位噪声的过程。该方法的前提是参考振荡器的噪声贡献VCO与环路组件的噪声贡献分开。图4显示了一个假设的分布式示例,一个参考振荡器对应多个PLL。这种计算假设有无噪声分布,这是不现实的,但可以用来解释原理。假设分布式PLL噪声贡献无关,减少10logN,N表示分布式PLL的数量。随着通道的增加,噪声在较大的偏移频率下得到了改善。对于大型分布系统,噪声几乎完全由参考振荡器主导。

图4。开始采用分布式锁相环相位噪声建模方法:从锁相环模型中提取除参考振荡器外的所有其他部件的相位噪声贡献。作为分布式锁相环数量的函数,组合相位噪声假设参考噪声相关,分布在多个部分PLL噪声贡献不相关。
图4中显示的示例简化了参考振荡器分布的假设。在真实的系统分析中,系统设计师还应考虑参考振荡器分布中的噪声贡献,这将降低整体结果。然而,这种简化分析非常有用,可以让人们了解结构平衡如何影响系统的整体相位噪声性能。接下来,让我们来看看分布系统中相位噪声的影响。
参考分布中的相位噪声说明
接下来,将评估两种分布选择AD代理项示例。首先要考虑的情况。在这个例子中,选择了一个常用于快速调谐的例子VCO频率的宽带PLL。通过时钟分布参考信号PLL IC实现,这个IC也常用于简化数字数据链路(例如JESD接口)时序限制。左下角显示了各个贡献因素。设备的频率没有调整到输出频率。右下角的相位噪声图显示了不同数量的分布式PLL系统级相位噪声。

图5.具有分布PLL IC分布式宽带PLL。
该模型的一些特点值得注意。假设采用高性能晶体振荡器,标称频率为100 MHz,中央振荡器的单一贡献反映在可用的高端晶体振荡器上,尽管它不一定是最好和最昂贵的选择。虽然中央振荡器的输出实际上是有限数量的分布式的PLL,但这些PLL为了实现系统的完整分布,将根据一定的实际限值再次扇出并重复。假设本例中有16个分布组件进行分布贡献,然后假设它们会再次出现。左下角分布电路的单一贡献不包括参考振荡器的贡献PLL组件噪声。本例中的分布假设与源振荡器的频率相同,并根据该函数可用IC选择噪声贡献因素。
- 电源管理IC - 监控器
- 数字隔离器
- 评估板 - 线性稳压器
- 数据采集 - 模数转换器(ADC)
- 数据采集 - ADC-DAC - 专用型
- 数据采集 - 数模转换器(DAC)
- 接口 - 模拟开关,多路复用器,多路分解器
- 射频开关
- 电源管理IC - 电压基准
- 电源管理IC - 稳压器 - DC DC 开关式控制器
- 线性 - 放大器 - 特殊用途
- 接口 - 模拟开关 - 特殊用途
- 罗德与施瓦茨和AD加强公司长期合作关系
- 60V、3A Silent Switcher μModule 稳压器 采用 6.25mm x 9mm BGA 封装并符合CISPR 22 Class B要求
- 60V 低 IQ 同步降压控制器可达 2.25MHz 实现高功率密度运行
- AD公司为微波应用推出了四频段VCO
- 集成 LO 超宽带缓冲器 3GHz 至 20GHz 混频器采用纤巧 3mm x 2mm 封装并提供 23.9dBm IIP3
- 采用纤巧型 3mm x 2mm 超宽带封装 3GHz 至 20GHz 混频器
- AD加大中国市场投资 成立亚德诺半导体(中国)有限公司
- 双输入优先级排序器提供低静态电流备份电源切换解决方案
- 双轨至轨100V 电源监视器 ±0.3% 测量电流和电压的准确性
- AD官方回应:收购凌力尔特
- 20V、20A 单片同步 Silent Switcher 2 降压稳压器
- 具有扩展频谱调制功能的 17V、4MHz、双输出 3.5A 同步降压稳压器减少 EMI 并采用紧凑型 3mm x 5mm QFN 封装
