本文阐述了当今的高度整合CbM解决方案因应EMC设计标准兼容性所面临的关键挑战。EMC设计相当困难，即使是电路或实验室测试设置的轻微变化也会极大地影响测试结果。本文描述了一个系统级别EMC模拟方法或虚拟实验室可以帮助工程师在缩短时间内完成EMC兼容设计工作。
微机电系统广泛应用于铁路、风力发电机、电机控制、工具机等环境，旨在监测振动，提高安全性，降低成本，提高设备使用寿命。MEMS传感器的低频效率可以比其他技术更早地检测到铁路和风力发电机的轴承损坏。大幅节省成本加上对各种设备瑕疵达到更高的侦测率，确保能符合各种严苛的安全标准。宽带宽(0 Hz至23 kHz）、低噪声性能和较宽的振动测量范围(2) g至200 g），这些都是振动检测的必要条件。所有这些目标都可以使用Analog Devices阵容广泛的MEMS产品很容易实现。
监测振动采用无线通信系统与负责收集原始数据的传感器通信，或实时控制原始数据。建立有线状态监测（CbM）该系统面临着许多挑战。其中一个关键挑战是电磁兼容性（EMC）强固性，包括间接照明电涌、静电放电、电感或电容负载切换等环境噪声。
因应EMC从CbM系统收集数据的质量间歇性或永久性下降。从长远来看，质量差的数据可能会导致对资产健康和维护做出不正确的决定。



MEMS研究模拟案例
本节介绍了模拟案例和与实验室测量的比较。图4中使用了振动监测电路Analog Devices的ADXL1002 MEMS该电路与广泛使用的加速计兼容IEPE接口，。电路中有两个分路调节器，其中一个（IC1)为加速计供电；此外，还有AD8541 运算放大器（IC三、二（IC4）提供9.5 V 直流偏压。当系统开始送电时ADXL1002是静态的，通信总线将在12 V dc 进行重置。必须满足图3的电路IEC 61000-4-6 导射频抗扰标准是工业应用设备的常用标准。

与虚拟实验室模拟相比，实验室需要多个工艺步骤：
1. 实际实验室设置对比模拟环境
2. 利用虚拟实验室开发模拟模型()
3. 用模拟找出设计中的应用模拟EMC弱点
4. 用仿真找出设计问题，改进EMC性能
5. 实验室验证设计改进EMC性能
关于工艺步骤的描述如下：

步骤1 真实实验室设置对比模拟环境
IEC 射频抗扰性试验适用于射频（RF）在现场环境中工作的产品。射频场将作用于连接安装设备的整个电缆。在EC 在61000-4-6测试中，射频电压为150 kHz 步进到80 MHz。射频电压由1 kHz80%的正弦波振幅调整（AM）。IEC 61000-4-6 标准规范在10 V/m下Level 三是最高射频电压。射频电压注入电缆屏蔽层或用夹位电路（clamp）进行电容耦合。

如表2所示，虚拟和实验室环境需要比较几个关键参数：

? 测试位准与 IEC EMC 标准(振幅、频率)
? 电缆规格(长度、电容、遮蔽)
? 系统接地(包括电缆屏蔽)
? 量测参数 (电路中的组件和位置)
? 通过/失败门槛(振幅、频率)

步骤2 利用虚拟实验室开发仿真模型模型
通常，主动和被动电路组件通常由制造商提供SPICE模型。电磁仿真器可以模拟其他非标准部件，如电路板几何和网络，以及电缆模型。
表2收集的信息有助于确保电缆参数的准确模型分析。该系统采用双芯屏蔽线，成本高于无屏蔽线。系统没有遮蔽层EMC抗扰性低。模拟采用无遮蔽线，结果显示EMC噪声远大于屏蔽电缆系统。MEMS IEPE尽量将电路设计成精致的尺寸(1).9 cm × 1.9 cm），只有2层PCB电路。使用2层PCB会增加潜在的EMC问题AD中国代理，由于耦合电容和串音较高，必须仔细设计。




图4 : MEMS 电路采用ADXL1002 与IEPE兼容接口

此时，系统设计工程师可以开始PCB用电磁仿真工具与电缆组织模型并连接IC与被动组件SPICE模型。然后执行SPICE在系统层面和EMC仿真进行互动。
图5显示PCB电磁模拟物理几何与网络和双芯屏蔽线。三维电路板SPICE模型是PCB物理配置的完整抽象模型包括许多针脚，可用于连接MEMS、操作放大器和分路调节器SPICE模型。通过这种方式，可以执行非常精确的电气模拟。被动组件数据(电容、电阻、电感)可以变更，系统响应可以观察和修改，比实际硬件的变更和测试更快、更有弹性。缆线的SPICE模型也可以在测试过程中进行模型分析–例如，电缆长度可以增加或减少，电缆长度可以对齐EMC耦合对系统效率有显著影响。




图5 : 电磁仿真模型是为电路板物理几何与网络及双芯屏蔽线建立的，

完成EMC工程师可以在不同的时间和频率下分析电路的瞬态响应。
根据EMC瞬态或频率分析可用于测试类型。许多瞬态分析案例可用于抗扰性测试，振幅电磁放射可用于频域EMC测试(参考表1)。

步骤3 用模拟找出设计EMC弱点
模型分析和模拟一旦完成，就很容易找到失效机制。EMC噪声电压注入电缆屏蔽层。噪声电压将耦合到电缆屏蔽层和芯之间的寄生电容器。噪声会传递到电路板上ACC节点，。


图6 : 电路故障机制

在这种情况下，噪声电流将通过最小阻抗路径运行放大器输出端C8电容器。操作放大器将饱和，并将高电流泵出供电器（VDD）节点。IC1 VDD调节器不能提供如此高的电流； 因此VDD电压会下降。VDD 暂时关闭电压降MEMS传感器（以5V额定电压供电)导致操作放大器输出端(噪声)电压涟波。
第二种失效模式也可以找到。如果只使用实验室测试方法，则很难甚至不可能观察和错误。高频传输线通常使用负载作为终端电阻，其阻抗必须与传输线的阻抗相匹配。IEPE电缆频率低（kilohertz）由于数据通信，通常没有终端接头。然而当注入60 MHz到70 MHz在噪声范围内，由于电缆不使用匹配负载连接到终端接头，噪声电压会在通信总线上反射。

步骤4 使用模拟来找出设计的改进EMC的潜力

目标是判断成本最小且最有效的电路变更方式来抑制EMC问题。，加两个电容就能解决两个问题EMC问题。22 nF CEMC 噪噪声带离敏感线(操作放大器)MEMS），噪声电流现在将通过图中显示的噪声电流C电容器分流到接地端。铁氧体磁珠（ferrite bead）在100 MHz频率下有高阻抗，可添加到电路中作为额外保证，以阻挡任何残留噪声。CTERM则会在EMC高频电缆反射信号在测试过程中分流。



图7 : 改进EMC性能的设计

如步骤3所述，VDD 反映了电源网络的故障EMC耐受性的可靠指标。图8显示VDD这里不使用电源网络的电压降CEMC。预测模拟结果约为2V或更大的压降。CEMC偏离额定值的范围为微伏范围，远低于1.6 mV目标与门槛兼容。




图8 : 仿真VDD包括使用在内的电路网络 CEMC 未使用电容(上绿色波形) CEMC (以下蓝色波形曲线)

Analog Devices的ADXL1002 MEMS传感器在11 kHz下具有3 db所以选择带宽CEMC与CTERM选择正确的维护11变得非常重要 kHz通讯总线。除了模拟各种电容值外，还可以选择两个最佳电容值。在添加这些电容器后，系统预测低于1.6 mV通过噪声电压EMC标准测试能力。

步骤5 实验室验证设计改进EMC性能

实验室测试了原电路使用表2的参数。结果是77 MHz912 mV噪音失败。步骤4建议后，添加22 nF 电容（CEMC）与R3电阻并联。结果改进幅度为99%，测量噪声低于6 mV，实验室测试结果(蓝色波形)。
为达到低于1.6 mV噪声设计目标，在ACC与GND在节点之间添加1000个节点 nF CTERM电容，以及22 nF的CEMC电容。图9显示绿色仿真结果，噪声曲线为0.15 MHz到80 MHz频谱区间呈平坦趋势。



图9 : 模拟和实验室测试的结果是根据虚拟实验室的建议进行的

实现结果和目标后，可以判断系统的哪一部分EMC弱点。在这种情况下，电缆是主要原因，因为电缆会EMC能量从源端耦合到电路，以及电缆长度和高频终端阻抗引起的信号反射。
两个电容（CTERM与CEMC）它可以有效地将两个噪声源分流到接地端。替代解决方案和方法，如更换操作放大器，是不现实的。用超低输出阻抗取代操作放大器是一个不理想的选择，因为输出阻抗低的组件自然耗电量高，影响了整体设计的竞争力。

总结
整个系统仿真带来前所未有的洞察力，让业者掌握EMC压力下电路的行为和解决各种复杂问题EMC最好的问题方法。使用这种方法可以大大缩短产品的上市时间表。使用本文介绍的工艺流程，设计EMC性能提高99%以上。



图10 : 过程，让EMC性能提高99%以上。

（本文作者Ricardo Zaplana、Richard Anslow为AD工程师）