AD9528是一款双级PLL，集成JESD204B/JESD204C SYSREF发生器，可用于多器件同步。第一级锁相环(PLL) (PLL1)通过减少系统时钟的抖动，从而实现输入基准电压调理。第二级PLL (PLL2)提供高频时钟，可实现来自时钟输出驱动器的较低积分抖动以及较低宽带噪声。外部VCXO提供PLL2所需的低噪声基准电压，以满足苛刻的相位噪声和抖动要求，实现可以接受的性能。片内VCO的调谐频率范围为3.450 GHz至4.025 GHz。集成的SYSREF发生器输出单次、N次或连续信号，并与PLL1和PLL2输出同步，以便对齐多个器件的时间。

AD9528产生最高频率为1.25 GHz的六路输出（输出0至输出3、输出12和输出13），以及最大频率高达1 GHz的八路输出。每一路输出均可配置为直接从PLL1、PLL2或内部SYSREF发生器输出。14路输出通道的每一路都包含一个带数字相位粗调功能的分频器，以及一个模拟微调相位延迟模块，允许全部14路输出具有时序对齐的高度灵活性。AD9528还可用作灵活的双通道输入缓冲器，以便实现14路器件时钟和/或SYSREF信号的分配。启动时，AD9528直接向输出12和输出13发送VCXO信号，用作启动就绪时钟。

注意在整篇数据手册中，双功能引脚名称通过适用的相关功能来引用。

应用

• 高性能无线收发器
• LTE和多载波GSM基站
• 无线和宽带基础设施
• 医疗仪器
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟；支持JESD204B/JESD204C
• 低抖动、低相位噪声时钟分配
• 自动测试设备(ATE)和高性能仪器仪表

• 14路输出，可配置为HSTL或LVDS
• 最大输出频率
  • 6路输出高达1.25 GHz
  • 8路输出高达1 GHz
• 取决于压控晶体振荡器(VCXO)频率精度（启动频率精度：<±100 ppm）
• 每路输出均提供专用的8位分频器
  • 粗调延迟： 63个步长为RF VCO分频器输出频率一半的步进，不受抖动影响
  • 微调延迟： 15个步进，分辨率为31 ps
• 典型输出间偏斜： 20 ps
• 针对奇数分频器设置提供占空比校正
• 输出12和输出13，上电时VCXO输出
• 绝对输出抖动： <160 fS（122.88 MHz时）
  12 kHz至20 MHz积分范围
• 数字锁频检测

• SPI和I2C兼容型串行控制端口
• 双PLL架构
  • PLL1
    • 利用外部VCXO实现参考输入时钟清零
    • 鉴相器速率：最高110 MHz
    • 冗余参考输入
    • 自动和手动参考切换模式
      • 恢复式和非恢复式切换
    • 保持模式支持参考丢失检测
    • VCXO提供的低噪声LVDS/HSTL输出可用于射频/中频(RF/IF)频率合成器
  • PLL2
    • 鉴相器速率：最高275 MHz
    • 集成低噪声VCO

AD9528BCPZ，封装：72-Lead LFCSP (10mm x 10mm w/ EP)，包装形式及数量：托盘，168，工作温度：-40 to 85C，AD官网报价：11.65（100-499个）；9.9（1000+个）

AD9528BCPZ-REEL7，封装：72-Lead LFCSP (10mm x 10mm w/ EP)，包装形式及数量：卷带，400，工作温度：-40 to 85C，AD官网报价：11.65（100-499个）；9.9（1000+个）

EVAL-AD9528：AD9528 评估板

AD9528评估板是一款紧凑、易于使用的平台，可用来评估AD9528 JESD204B时钟发生器的全部特性。AD9528是一款双通道环路抖动清除器和时钟发生器，内部SYSREF发生器符合JEDEC JESD204B标准以实现多器件同步。AD9528可以输出最多14种时钟信号，任何输出可配置为PLL1直接输出、PLL2或SYSREF。在评估板上可访问全部8个输出、2个参考输入和SYSREF输入。AD9528/PCBZ具有完全可配置的电源，允许用户在通过降压稳压器或外部LDO直接供电的同时评估AD9528。