AD91661 是高性能、宽带、片内矢量信号发生器，由高速 JESD204B 串行器/解串器（SERDES）接口、灵活的 16 位数字数据路径、正交 (IQ) 数模转换器 (DAC) 内核以及一个集成的差分至单端输出缓冲放大器组成 ，可匹配高达 10 GHz 的 50 Ω 负载。

DAC 内核基于四开关架构，可改变配置提高 DAC 内核的有效更新速率，从 6.4 GHz DAC 采样时钟配置为高达 12.8 GSPS，模拟输出带宽通常为直流至 9.0 GHz。数字数据路径包括多个插值滤波器级，具有支持快速跳频 (FFH) 的多个数控振荡器 (NCO) 的直接数字频率合成器 (DDS) 块，以及额外的 FIR85 和反 Sinc 滤波器级，以实现灵活的频谱规划。

与单端缓冲器的差分消除了对宽带巴伦的需求，并支持 DAC 内核的全部模拟输出带宽。直流耦合输出可以基带波形，而无需外部偏置三通或类似电路，这使得 AD9166 特别适合应用在最苛刻的高速超宽带 RF 发射。

各种滤波器级使 AD9166 可以配置为较低的数据速率，同时保持较高的 DAC 时钟速率，以简化滤波要求并减小整体系统尺寸，重量和功耗。

数据接口接收器包含多达 8 个 JESD204B SERDES 通道，每个通道可承载 12.5 Gbps。为了实现较大的灵活性，可以根据数据速率、SERDES 通道数量和 JESD204B 变送器所需的通道映射对接收器进行全面配置。

在 2x 非归零 (NRZ) 工作模式（启用 FIR85）下，AD9166 可以将RF载波从真实直流重构到第三个奈奎斯特区的边缘，或者重建高达 9 GHz 的真实直流的模拟带宽。

在混合模式下，AD9166 可以在第二和第三奈奎斯特区域重构 RF 载波，同时消耗较低的功率，并保持与 2×NRZ 模式相当的性能。

在基带模式下，例如归零 (RZ) 和 1x NRZ，AD9166 非常适合将 RF 载波从真实直流重构到第一个奈奎斯特区的边缘，同时与 2x NRZ 模式相比功耗更低。

正交 DDS 块可以配置为数字上变频器，以将 I/Q 数据采样上变频到频谱中所有三个奈奎斯特区域中的所需位置。

DDS 还包括一组 32 个数控振荡器（NCO），每个振荡器都有各自的 32 位相位累加器。当与100 MHz 串行外围接口 (SPI) 结合使用时，DDS 允许相位相干 FFH，相位建立时间低至 300 ns。

AD9166 使用公共 SPI 接口配置，该接口监测所有寄存器状态。AD9166 采用 324 引脚，15 mm × 15 mm，0.8 mm 间距 BGA_ED 封装。

产品聚焦

应用

• 仪器仪表：自动化测试设备，电子测试和测量，任意波形发生器
• 电子战：雷达和干扰器
• 宽带通信系统
• 本地振荡器驱动器

1 受美国专利 6,842,132 和 7,796,971 保护。

• 直流耦合、50Ω 匹配输出
• 高达 4.3 dBm 的输出功率，9 GHz 时为 -9.5 dBm
• DAC 内核更新率：2×NRZ 模式下为 12.0 GSPS（保证的最小值）
• 宽模拟带宽
  • 2×NRZ 模式下，直流至 9.0 GHz（12.0 GSPS DAC 更新速率）
  • 在混合模式下，1.0 GHz 至 8.0 GHz（6.0 GSPS DAC 更新速率）
  • 在 NRZ 模式下，直流至 4.5 GHz（6.0 GSPS DAC 更新速率）

• 2×NRZ 模式下的功耗为 4.88 W（10 GSPS DAC 更新速率）
• 旁路数据路径插值
  • 2×, 3×, 4×, 6×, 8×, 12×, 16×, 24×
• 瞬时（复杂）信号带宽
  • 设备时钟为 5 GHz 时为 2.25 GHz（ 2 倍插值）
  • 设备时钟为 6 GHz 时为 1.8 GHz（ 3 倍插值）
• 快速跳频
• 集成 biCMOS 缓冲区放大器

AD9166BBPZ，封装：324-Ball BGA_ED (15mm x 15mm x 1.52mm)，包装形式及数量：托盘，126，工作温度：-40 to 85C，AD官网报价：557.65（100-499个）；474（1000+个）

AD9166BBPZRL，封装：324-Ball BGA_ED (15mm x 15mm x 1.52mm)，包装形式及数量：卷带，1000，工作温度：-40 to 85C，AD官网报价：557.65（100-499个）；474（1000+个）

EVAL-AD9166：直流至 9 GHz 矢量信号发生器 AD9166 的评估板

评估板连接到 ADS7-V2EBZ 码型发生器，用于快速评估高速矢量信号发生器 AD9166。ADS7-V2EBZ 自动设置信号数据格式，并通过 JESD204B 链路将其发送到评估板，从而简化了器件的评估。评估板由通过 ADS7-V2EBZ 提供的现场可编程门阵列 (FPGA) 夹层卡 (FMC) 电源供电。该板还可以与 Xilinx 或 Intel 的市售现场可编程门阵列 (FPGA) 开发板接口。

评估板包括一个时钟缓冲器 HMC7044，该缓冲器为 ADS7-V2EBZ 提供基准时钟，为 ADS7-V2EBZ 和集成在 AD9166 内部的数模转换器 (DAC) 提供 SYSREF± 信号。板载 ADF4372 为 DAC 生成一个采样时钟。

基准时钟和采样时钟可通过板载超小型版本 A (SMA) 端口从外部连接。SYSREF± 可以通过 FMC 连接器从外部源（例如 FPGA 开发套件）连接到 AD9166。

用户指南的图 3 概述了各种时钟配置。可以通过在评估板上的正确位置焊接 0 Ω 电阻器（跳线）并按照用户指南中的板载时钟部分说明配置 ADF4372 和 HMC7044 来选择时钟路径。

ADI公司提供的 AD9166 数据手册中含有 AD9166 的完整规格说明，使用评估板时必须同时参阅此用户指南。

ADS7-V2EBZ：基于FPGA的数据采集套件

ADS7-V2评估板开发用于评估ADI公司采用JESD204B、位速率高达13.1 Gbps的高速ADC、DAC和收发器。以下列出的快速入门Wiki知识库在大体上概述了该平台情况。此外用独立章节逐个介绍了该板的每个用例（例如，ADS7-V2用于高速ADC评估）。ADS7-V2只能与指定的ADI公司评估板一同使用。ADS7-V2不可用作开发平台，也不支持独立运行。有关FPGA开发套件，请咨询Xilinx和其认可的代理商