AD6673是一款11位、250 MSPS、双通道中频(IF)接收机，专门针对要求高动态范围性能、低功耗和小尺寸的电信应用中支持多天线系统而设计。

该器件包括两个高性能模数转换器(ADC)和噪声整形再量化器(NSR)数字模块。每个ADC由多级、差分流水线架构组成，并集成了输出纠错逻辑，每个ADC差分流水线的第一级包含一个宽带宽开关电容采样网络。集成基准电压源可简化设计。占空比稳定器(DCS)补偿ADC时钟占空比的波动，使转换器保持出色的性能。

各ADC的输出内部连接到NSR模块。集成NSR电路能够提高奈奎斯特带宽内较小频段的信噪比(SNR)性能。该器件支持两种不同的输出模式，可通过SPI选择。如果使能NSR特性，则在处理ADC的输出时，AD6673可以在有限的部分奈奎斯特带宽内实现更高的SNR性能，同时保持11位输出分辨率。

可以对NSR模块进行编程，以提供采样时钟22%或33%的带宽。例如，当采样时钟速率为250 MSPS时，在22%模式下，AD6673可以在55 MHz带宽内实现最高76.3 dBFS的SNR；在33%模式下，它可以在82 MHz带宽内实现最高73.5 dBFS的SNR。

禁用NSR模块时，ADC数据直接以11位的分辨率提供给输出端。这种工作模式下，AD6673能够在整个奈奎斯特带宽内实现最高65.9 dBFS的SNR。因此，AD6673可以用于电信应用，例如要求更宽带宽的数字预失真观测路径。

默认情况下，ADC输出数据可以直接路由至两个外部JESD204B串行输出通道，这些输出设置为电流模式逻辑(CML)电平。支持两种模式，使得输出编码数据可通过一个或两个通道发送（L = 1；F = 4或L = 2；F = 2）。单通道操作支持最高125 MSPS的转换器速率。器件提供同步输入控制（SYNCINB±和SYSREF±）。

• 分集无线电系统
• 多模式数字接收机(3G)
  TD-SCDMA、 WiMax、 WCDMA、 CDMA2000、 GSM、 EDGE、 LTE
• DOCSIS 3.0 CMTS上游接收路径
• HFC数字反向路径接收器
• I/Q解调系统s
• 智能天线系统
• 电子测试与测量设备
• 雷达接收机
• COMSEC无线电架构
• IED检测/干扰系统
• 通用软件无线电
• 宽带数据应用

• JESD204B Subclass 0或Subclass 1编码串行数字输出
• 信噪比(SNR)：71.9 dBFS（185 MHz AIN，250 MSPS，NSR设为33%）
• 无杂散动态范围(SFDR)：88 dBc（185 MHz AIN，250 MSPS）
• 总功耗：
  707 mW (250 MSPS)
• 1.8 V电源电压

• 1至8整数输入时钟分频器
• 采样速率最高达250 MSPS
• 中频采样频率最高达400 MHz
• 模数转换器(ADC)内置基准电压源
• 欲了解更多特性，请参考数据手册

AD6673BCPZ-250，封装：48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)，包装形式及数量：托盘，260，工作温度：-40 to 85C，AD官网报价：105.6（100-499个）；89.76（1000+个）

AD6673BCPZRL7-250，封装：48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)，包装形式及数量：卷带，750，工作温度：-40 to 85C，AD官网报价：105.6（100-499个）；89.76（1000+个）

EVAL-AD6673：AD6673评估板

本页提供评估AD6673的评估板订购信息。

EVAL-ADC-FMC-INT：停产：高速ADC FMC转接板

该评估板已停产且不再推荐使用。

CVT-ADC-FMC-INTPZB于2012年开发，用作某些传统ADI Tyco连接器EVB与某些COTS Xilinx FPGA平台上的业界标准FMC型新型连接器之间的临时桥梁。该转接板仅针对此处列出的特定ADI转换器EVB和特定第三方Xilinx COTS FPGA平台之间的兼容性进行验证：https://wiki.analog.com/resources/alliances/xilinx#ad-adc-fmc_adapter_board

请注意，CVT-ADC-FMC-INTPZ仅支持以上链接中列出的一小部分转换器板。

此时，之前由CVT-ADC-FMC-INTPZ支持的大多数传统Tyco评估板已停产或使用新的FMC兼容连接器进行重新设计。由于不再需要/得到普遍支持，我们决定废弃该转接板。